Defesa de Exame de Qualificação – Vinícius Berndsen Peccin – 14/12/2018
29/09/2018 15:51
| Defesa de Exame de Qualificação | |
| Aluno | Vinícius Berndsen Peccin |
| Orientador
Coorientador Coorientador |
Prof. Julio Elias Normey-Rico, Dr. – DAS/UFSC
Prof. Rodolfo Cesar Costa Flesch, Dr. – DAS/UFSC Prof. Daniel Martins Lima, Dr. – UFSC/Blumenau |
| Data
Local |
14/12/2018 14h00 (sexta-feira)
Sala PPGEAS I (piso superior) |
| Prof. Werner Kraus Junior, Dr. – DAS/UFSC (presidente)
Prof. Ricardo Hiroshi Caldeira Takahashi, Dr. – MAT/UFMG Prof. Paulo Renato da Costa Mendes, Dr. – DAS/UFSC Prof. Douglas Wildgrube Bertol, Dr. – UDESC/Joinville |
|
| Título
|
GPC e DMC Embarcados de Cômputo Rápido: contribuições para a formulação e otimização online em arquitetura paralela reconfigurável |
| Resumo: Em geral, o controle preditivo baseado em modelo (MPC) necessita do cômputo de um problema de programação quadrática (QP) a cada ciclo de controle. Esse cômputo pode ser considerado custoso do ponto de vista computacional e se tornar um limitante para a utilização do MPC em plantas com períodos de amostragem rápidos. Para contornar essa limitação e permitir a atuação em uma variedade maior de sistemas, pode-se utilizar um solver que faça o cômputo da ação de controle de forma eficiente e possa ser implementado em um hardware de rápida execução. Diversos trabalhos foram propostos para esse tipo de solução, mas a grande maioria foca nas características do MPC representado em espaço de estados, que é muito popular na academia. Dessa forma, outras formulações de MPC populares na indústria, como o GPC e o DMC, carecem de pesquisas na área de cômputo rápido no nível de integração com o solver.
Nesta pesquisa, propõe-se uma formulação integrada da técnica de controle com um método de programação quadrática, de modo a obter uma solução MPC de cômputo rápido e moldada para a implementação em arquitetura paralela. Os algoritmos integrados propostos foram testados, simulados e comparados em MATLAB. Os melhores métodos foram também implementados em FPGA e apresentaram bons resultados com um cômputo da ordem de microssegundos. |
|
