Defesa de Doutorado – Vinícius Berndsen Peccin – 17/9/2021
18/08/2021 21:43
| Defesa de Tese de Doutorado | |
| Aluno | Vinícius Berndsen Peccin |
| Orientador
Coorientador |
Prof. Julio Elias Normey-Rico, Dr. – DAS/UFSC
Prof. Rodolfo Cesar Costa Flesch, Dr. – DAS/UFSC |
| Data
|
17/9/2021 14h (sexta-feira)
Videoconferência (https://meet.google.com/qua-swrc-jjd) |
|
Banca |
Prof. Julio Elias Normey-Rico, Dr. – DAS/UFSC (presidente);
Prof. Ricardo Hiroshi Caldeira Takahashi, Dr. – MAT/UFMG; Prof. Douglas Wildgrube Bertol, Dr. – EEL/UDESC; Prof. Eduardo Camponogara, Dr. – DAS/UFSC. |
| Título | Controle Preditivo Baseado em Modelo de Cômputo Rápido: contribuições em Algoritmos Embarcados com Otimização Online para Formulações Entrada-Saída |
| Resumo: As principais contribuições inéditas desta tese são os algoritmos de controle preditivo baseado em modelo (MPC) de cômputo rápido com otimização online e a proposição de arquiteturas de implementação em computação paralela. Foram abordados o controle preditivo generalizado (GPC) e o controle por matriz dinâmica (DMC), que são as formulações entrada-saída de MPC mais utilizadas na indústria. Dos seis algoritmos propostos, cinco deles utilizam a formulação GPC e o outro a formulação DMC. Em cada algoritmo é utilizado um método de otimização com características distintas. São também propostas generalizações para o caso de múltiplas entradas e múltiplas saídas. Os algoritmos GPCGPAD e GPCFAMA foram os que apresentaram o melhor desempenho no quesito do tempo de cômputo. Para esses dois métodos são também fornecidos meios de se calcular o limite superior do número de iterações do método de otimização, de modo a descobrir o pior caso de tempo de execução. Os algoritmos propostos foram testados e comparados em simulação. Os estudos de caso considerados nas simulações foram um inversor de frequência trifásico com filtro LCL e conectado à rede e uma coluna de destilação de laboratório. Quanto às arquiteturas, foram desenvolvidos métodos de implementação dos algoritmos em um FPGA, explorando as vantagens de paralelismo da descrição direta em hardware. Foi proposta uma solução paralela para a multiplicação matricial em aritmética de ponto fixo, por ser a operação computacional mais custosa. Outra contribuição inédita é a proposição de um precondicionamento do problema de otimização resultante do GPC que obteve uma diminuição de até 11% no tempo de cômputo na arquitetura de implementação proposta. Os testes em FPGA apresentaram resultados rápidos com o tempo de cômputo do sinal de controle da ordem de microssegundos. A tese está formatada como uma coleção de artigos. São apresentados cinco artigos, diretamente ligados à pesquisa, organizados em cada capítulo. | |
